000 00474nam a2200193Ia 4500
008 141108s9999 xx 000 0 und d
020 _aNULL
082 _aNULL
100 _a"KARTHIK J, VISWANATHAN S & BRINDHA R"
245 _aDESIGN OF DIGITAL PHASE-LOOP USING VHDL
520 _aNULL
563 _aHARD
590 _aUG
650 _aNULL
652 _aVHDL
700 _fNULL
_5NULL
_aN. PANDIARAJAN
_gNULL
_bEEE 64
852 _aCENTRAL LIBRARY
942 _cPR
999 _c62486
_d62486